基于VHDL的16位串入串出移位寄存器设计

摘要

本文以8位串入串出移位寄存器为例,介绍了利用生成语句设计的16位串入串出移位寄存器的方法,程序设计简单,在电子设计中具有一定的开发价值。