退出
我的积分:
中文文献批量获取
外文文献批量获取
韦忠善; 朱海燕;
梧州师范高等专科学校,广西,贺州,542800;
FPGA; EDA; CPU; Verilog;
机译:40 Gbit / s兼容的FPGA NIC DNS包自动响应电路实现CPU使用服务器CPU利用率抑制
机译:具有双核ARM CORTEX-A9 CPU和低功耗FPGA-FABRIC的超紧凑型基于ZYNQ的SOC模块:Android满足FPGA
机译:多处理系统支持Fpgas,Gpus和Cpus
机译:基于CPU和FPGA的基于CNN的CASA系统处理模块的实现
机译:基于FPGA的CPU内核的软件配置
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:在 ud中评估基于CpU的噪声抑制算法GNss区域和sDR的FpGa实现
机译:基于单事件翻转发生率的基于sRam的FpGa设计中的容错实现
机译:基于FPGA的可配置CPU,另外包括第二个可编程部分,用于实现自定义硬件支持
机译:用于中央处理器(CPUS),多处理器系统,数据流处理器(DSPS),脉动处理器和现场可编程门阵列(FPGAS)的数字和逻辑运算处理单元
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。