基于国产CPU+FPGA的多层次并行计算系统设计与实现

摘要

为提高自主可控计算平台的处理性能,本文基于国产CPU+FPGA的异构架构设计了多层次并行计算系统,采用MPI-OpenCL混合编程模型实现了节点级、设备级、算法级三级加速,并基于该编程模型实现了AES加解密的多层次并行程序设计.通过对不同长度的明文进行AES加解密实验,得出:多节点并行执行效率随着明文长度的增加而增大,采用CPU+FPGA异构计算时的执行效率能够达到90％(2个节点)和63％(3个节点),单节点CPU+FPGA异构计算性能相比单核CPU性能能够获得70倍左右的加速比.实验证明,通过本文设计的多层次并行计算系统能够提高自主可控计算平台的处理性能.