EDA设计中的等长不等时研究

摘要

随着电子技术的不断发展,电路设计中的信号传输频率越来越高,当信号传输频率高达一定程度时,为了保证信号传输的时序一致,在大多数情况下要对并行传输信号要作等长处理。但在信号频率足够高的情况下,即使同组信号线都严格等长,但也会存在传输信号不同步到达的情况,即存在时序差异。围绕印制板结构、PCB设计软件、印制板材料、元器件管脚等影响PCB设计中信号线物理等长但信号时延却不相同的情况进行分析,希望能让大家对PCB电路设计中信号线等长问题有更深入的理解。