基于多相滤波的数字接收机的FPGA实现

摘要

给出了一种基于多相滤波的数字信道化接收机的实现方法,系统的处理带宽为875 MHz,解决了高速ADC与FPGA处理速度之间的矛盾.为了克服信道化接收机的接收盲区,采用信道重叠的方法,连续覆盖瞬时带宽.在信道化处理后接测频模块,可以消除虚假信号的输出和提高测频精度.整个接收机在单片FPGA中实现,能够检测同时到达的两个信号,并实时输出脉冲描述字(PDW),经FPGA时序仿真结果验证了算法模型的正确性和有效性.