退出
我的积分:
中文文献批量获取
外文文献批量获取
赵娟; 李振坤; 刘怡俊; 张希花; 刘玉转;
510006,广东,广东工业大学计算机学院;
Verilog HDL; 改进Booth算法; 乘法器;
机译:低面积复杂矩阵乘法器的性能比较与设计实现使用FPGA在5G环境中应用MIMO均衡
机译:在Verilog-A中为电子电路设计实现的FinFET的栅极泄漏电流模型
机译:基于杂质传输研究的West X射线断层扫描基于气体电子乘法器的基于气体乘法器的合成诊断
机译:数字乘法器在Verilog和Cadence中使用数字乘法器的数字调制器的实现
机译:对大型电路的Verilog仿真性能的研究。
机译:基于气体电子乘法器的放射治疗剂量成像探测器
机译:实时Zetta与VHDL和Verilog HDL为高容量数据计算处理器的实时Zetta字节 - 单位存储ASIC SOC IP核心设计实现,如云/群/超级VLIW并行分配流水线阵列计算处理器
机译:基于有界模型检验的C和Verilog程序的行为一致性
机译:Spice到Verilog网表转换器以及使用Spice进行Verilog和Verilog进行Spice翻译的设计方法
机译:带有乘法器的非紧凑材料性能研究装置
机译:样品例如辛烷值91级燃料库的研究,石化领域的性能估算方法,涉及基于计算的商和相对于化合物的商的比较结果确定样品的性能
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。