退出
我的积分:
中文文献批量获取
外文文献批量获取
苏变玲;
渭南师范学院,物理系,陕西,渭南,714000;
时序逻辑电路; 状态; 自启动; 激励信号; 驱动方程; 卡诺图;
机译:用于低功耗设计的基于NEM继电器的时序逻辑电路
机译:时序逻辑电路进化设计的三步分解方法
机译:进化算法及其在时序逻辑电路设计中的应用
机译:由部分输入/输出序列合成同步时序逻辑电路
机译:一种用于同步时序电路的有效测试模式松弛技术。
机译:利用时钟脉冲发生器合成遗传时序逻辑电路
机译:多级时序逻辑电路设计
机译:组合逻辑电路的最小故障测试时序设计和可测试实现
机译:用于逻辑电路的时序约束生成方法,用于逻辑电路的时序生成约束程序以及用于将逻辑电路的时序生成约束的程序记录介质
机译:逻辑电路的时序约束模型的生成方法,逻辑电路的时序约束模型的生成程序以及使用时序约束模型的时序驱动布局方法
机译:异步逻辑电路的逻辑电路设计装置,逻辑电路设计方法和逻辑电路设计程序
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。