基于EDA的时序逻辑电路教学改革初探

摘要

随着FPGA的快速发展和普及,FPGA的应用为数字电路的教学和实验,既带来了灵活性又带来了挑战.基于硬件描述语言的FPGA正在深入地改变工程技术人员传统数字系统分析、设计方法、设计过程和设计观念.为了适应新的发展,克服现有数字电路教学、实验中存在的缺点,本文对数字电路时序逻辑部分教学内容进行了基于硬件描述语言(HDL)的FPGA改造.这种硬件设计软件化设计模式对培养学生创新能力和综合素质具有重要作用,有利于提高教学质量,使得学生尽早掌握数字系统的硬件设计软件化方向发展的新趋势,提高学习兴趣.