首页> 中文期刊> 《半导体学报》 >单片集成并行流水线操作16×16位数字乘法器

单片集成并行流水线操作16×16位数字乘法器

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文介绍采用平行/流水线操作原理的16× 16位数字乘法器的工作原理和单片集成结果.整个电路由二相非重叠时钟控制,利用标准单元设计,由7000多门组成芯片,在双层铝布线的 2μm CMOS工艺上制备,能实现最高乘法操作每秒 7 MHz,芯片的面积为 8758 × 8878 μm.

著录项

来源
《半导体学报》 |1992年第8期|511-514|共4页
作者
洪志良; 张新源;
展开▼
作者单位

复旦大学电子工程系;

北京集成电路设计中心;

展开▼
原文格式 PDF
正文语种 chi
中图分类半导体集成电路（固体电路）;
关键词
单片集成电路; 数字乘法器; 操作;

相似文献

中文文献
外文文献
专利

1. 一种16×16位高速低功耗流水线乘法器的设计 [J] . 吴明森 ,李华旺 ,刘海涛 . 微电子学与计算机 . 2003,第8期
2. 采用Booth算法的16×16并行乘法器设计 [J] . 刘东 . 现代电子技术 . 2003,第009期
3. 16×16位高速低功耗并行乘法器的实现 [J] . 徐锋 ,邵丙铣 . 微电子学 . 2003,第1期
4. Radix-16 Booth流水线乘法器的设计 [J] . 梁峰 ,邵志标 ,梁晋 . 西安交通大学学报 . 2006,第010期
5. 基于CSD编码的16位并行乘法器的设计 [J] . 王瑞光 ,田利波 . 微计算机信息 . 2008,第023期
6. 16×16并行乘法器的设计与实现 [C] . 张瑾 ,黄世震 ,林伟 . 中国第二十届电路与系统学术年会暨2007年港澳内地电子信息学术研讨会 . 2007
7. 16位100MSPS流水线ADC关键电路和数字校准技术研究 [A] . 宋成 . 2017

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号