串行高速差分PCM码流信号的解码电路设计

摘要

为了把接收到的±2.5V 差分 PCM 码流还原出原始数据,设计了一种 CPLD 实现硬件同步,包括时钟同步、码同步和帧同步,并进行串并转换完成对高速 PCM 码的解调。给出了差分电平到 TTL 电平转换的电路,详细讲述了如何利用变换后的波形提取位时钟信号。该电路已用于某测量综合控制器测试台,具有工作稳定,抗干扰能力强的特点。