退出
我的积分:
中文文献批量获取
外文文献批量获取
孙朝霞;
淮安信息职业技术学院信息与通信工程系;
Verilog HDL PWM 设计方法;
机译:基于蒙特卡洛和Verilog AMS仿真的高性能基于弹道纳米器件的时序电路的设计和分析
机译:基于Verilog HDL的基于FPGA的面积优化AES的设计和验证
机译:可由微机的PWM输出控制功率的机制:电力电子学简介
机译:六元件复合PWM单相AC-DC电流转换器的输出控制特性
机译:基于软件代理的环境框架,用于链接Verilog的分布式仿真。
机译:基于非线性动力学模型的体外海马输出控制
机译:基于TLM-RTL系统基于Verilog的OCP设计验证框架
机译:基于有界模型检验的C和Verilog程序的行为一致性
机译:Spice到Verilog网表转换器以及使用Spice进行Verilog和Verilog进行Spice翻译的设计方法
机译:PWM信号输出电路,PWM信号输出控制方法及程序
机译:PWM信号输出电路及PWM信号输出控制方法及程序
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。