基于并行队列的众核平台入侵检测系统

摘要

本文通过分析和总结以Suricata为代表的现有的主流并行化入侵检测系统的体系结构,并对Suricata的3种工作方式结合现有tilera系列硬件平台的硬件特点进行了理论分析。提出了众核入侵检测系统的设计要点。并设计了一种基于非统一内存访问与内存池的入侵检测结构。该结构将传统的流水线模式与并发模式相结合,在尽可能少地进行核间通讯的前提下,最大程度地提升了单核的内存使用效率和cache命中率。同时使用共享内存池进一步提高了读写密集情况下的内存使用效率,使用改进的无锁通讯队列保证了核间通讯的效率,使得该架构在众核平台具有很高的实用性,其主要模块的设计思想也具有一定程度上的可移植性。本文最终设计并实现了一个高效的基于众核平台的入侵检测系统。