浅谈基于FPGA任意倍数分频器

摘要

本课题研究了利用FPGA对时钟信号进行分频的技术,对于分频系数为偶数、奇数、半整数和小数的情况分别进行了设计和实现,并且对占空比可调的分频器的工作原理进行了研究.在此基础上设计了一种能够实现上述各种分频功能的、集成化的任意倍数分频器系统结构,将不同分频形式的分频器作为底层模块分别设计实现,然后创建一个顶层模块,将不同形式的分频器集成于一个工程之中,通过外部按键和拨码开关等对具体的分频功能进行选择以及对分频系数进行预设;利用L ED和数码管显示当前的分频形式和分频系数.