全差分运算放大器设计

摘要

研究设计了全差分、高增益的CMOS运算放大器,本文采用折叠共源共栅结构、连续时间方式共模反馈以及宽摆幅偏置电路。基于CSMC 0.6μm CMOS工艺,采用HSPICE软件对电路进行仿真。对各性能参数的仿真结果表明,该电路在输入2.5V电压的情况下,此电路的开环直流增益为80dB,相位裕度800,单位增益带宽74.5MHz,具有较高的增益。