基于聚类分区算法的FPGA高效动态部分可重构设计

摘要

当前基于现场可编程门阵列(FPGA)的动态部分可重构设计已经成为实现硬件加速的最热门方法之一,但分区的方法直接影响可重构区域面积和重配置时间.因此,研究将可重构系统划分为许多可重构模块(RMs),并分配到FPGA上的可重构区域(RRs)的方法具有重要意义.在分析和评价现有分区技术的重构时间和区域面积利用率的基础上,提出了一种新的动态部分可重构方案.该方法基于图形聚类算法对分区过程进行优化,自动寻找最优分区方案,并在重配置过程中实现了可重构区域之间走线的动态连接,最终实现重构时间和区域面积的同时优化,与Vipin算法方案相比,该设计方案的重配置时间减少了约10％,可重构面积减少了约18.5％.