退出
我的积分:
中文文献批量获取
外文文献批量获取
储萍; 倪伟;
合肥工业大学电子科学与应用物理学院;
轻量型深度网络; SqueezeNet; 处理块; 激活函数; 提前结束卷积计算; 有效索引; 无效值; 计算周期;
机译:优化基于FPGA的加速器的时间卷积网络推断
机译:基于OpenCL的异构计算框架下基于FPGA的卷积神经网络加速器设计
机译:Sum-product网络推断问题到基于FPGA的加速器的自动映射
机译:基于FPGA的加速器的最佳设计空间探索:以一维FDTD为例。
机译:EDSSA:基于OpenCL的FPGA平台上的编码器 - 解码器语义分段网络加速器
机译:基于结构网格的显式数值求解器的高级FPGA加速器设计
机译:基于单事件翻转发生率的基于sRam的FpGa设计中的容错实现
机译:通过组合基于fpgas的数字加速器和基于对象的界面来设计通用高性能计算机应用程序的方法
机译:生成时钟信号,以实现基于周期的,可重复的基于FPGA的FPGA硬件加速器
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。