首页> 中文期刊>电子元器件应用 >SOC中多片嵌入式SRAM的DFT实现方法

SOC中多片嵌入式SRAM的DFT实现方法

     

摘要

多片嵌入式SRAM的测试一般由存储器内建自测试MBIST设计来完成.为了迎接多片SRAM的测试给DFT设计带来的挑战.文中以一款基于SMIC 0.13um工艺的OSD显示芯片为例,从覆盖率、面积、测试时间、功耗等方面分析了多片SRAM的MBIST设计,提出了一种可实现多片SRAM的快速高效可测试设计实现方法.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号