基于ModelSim的VHDL仿真技术研究与应用

摘要

电子产品设计人员希望电子器件有更小的功耗、更强的功能、更低的价格,这就要求将更多的功能集成到单一的芯片。随着计算机技术的快速发展,电子系统设计过程中广泛使用VHDL语言,首先利用VHDL完成电子产品的系统设计,再通过EDA软件对VHDL程序进行编译,产生SDF文件,ModelSim通过调用SDF文件,使用Testbench生成相应的测试激励。以24进制计数为例,应用联合仿真,有效解决不同种类激励源的产生、验证自动化、平台移植等问题。