VHDL元件的SimulinkModelsim功能测试方法

摘要

对于使用VHDL编写的程序，其测试方法由于该语言的特性与传统的高级程序设计语言和汇编语言不同。其测试向量的自动生成方法和覆盖率测试为其功能测试中的难点所在。本文基于Maflab/Simulink的方法，将VHDL程序作为整个模型系统中的一个元件来考察，对其硬件环境进行建模，和Modelsim进行协同仿真。该方法简化了测试流程，避免了复杂的testbench编写方法，提高了测试的完整性。