首页> 中文期刊> 《电脑知识与技术 》 >基于VERlLOG-HDL的简化异步收发器的设计与仿真

基于VERlLOG-HDL的简化异步收发器的设计与仿真

         

摘要

该文阐述了通用异步收发器(UART)异步串行通信原理,介绍了实现UAKT异步串行通信的硬件接口电路及各部分硬件模块.该文基于Verilog语言实现了接收器和发送器这两个UAKT的内部核心功能模块,通过Modelsim对相应Verilog-HDL程序的仿真,验证了其异步串行数字接收和发送的功能.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号