环绕立体声处理ASIC中并行乘法器的设计与实现

摘要

介绍了环绕立体声处理 ＡＳＩＣ设计中的基于多路选择器结构的并行乘法器设计原理及实现方法，这种并行乘法器适合四级指令流水线结构的处理器对声音信号的实时处理。其结构规则，有利于ＶＬＳＩ设计实现并且提高了设计效率。使用ＶＨＤＬ语言描述并进行综合和仿真。结果表明，其占用硬件资源较省，工作频率可达４７．２ＭＨｚ。