BP神经网络法在高压LDMOS器件设计中的应用

摘要

利用一个3×5×1的3层BP神经网络结构对高压LDMOS的器件性能进行优化设计。将3个重要的工艺参数n-drift层注入剂量、p-top层注入剂量和p-top层长度作为网络的输入,LDMOS击穿电压作为网络的输出,利用训练得到的网络对工艺参数进行优化。结果表明,训练样本和测试样本的网络输出值和通过TCAD工具得到的测量值均非常接近,得到的最优工艺参数非常理想。