一种低电压、高速CMOS运放的设计与仿真

摘要

本文设计了一种基于流水线ADC系统应用的低电压、高速运算放大器,该运放使用折叠式共源共栅结构、稳定的电压偏置电路、新型的共模反馈电路,使运放达到更高的性能。设计基于BSIM3V3 Spice模型,采用SMIC标准O.18μm CMOS工艺,用Cadence的Spectre工具对整个电路进行仿真。在1.8V单电源电压、2pF电容负载的工作条件下,仿真结果显示:直流开环增益为82dB,其单位增益带宽为260MHz,相位裕度60°,压摆率100V/μs,建立时间约10nS,功耗只有3.6mW,达到了设计要求。