时钟共享多线程处理器存储结构的设计与实现

摘要

针对时钟共享多线程处理器(SMT_PAAG)中指令和数据存取速率的需求,提出了一种时钟共享多线程处理器交叉存储结构.该结构分为数据交叉存储和指令交叉存储,其中数据交叉存储实现了前向处理单元和多线程处理单元(Processing Element,PE)的数据交互、线程间数据交互以及线程内部数据存取;指令交叉存储实现了PE内部线程的指令存取.在FPGA上实现结果表明,该交叉存储结构能够满足多线程处理器对于指令和数据存取速率的需求,最高工作频率可达518.309 MHz.