时钟共享多线程处理单元的设计与实现

摘要

自集成电路诞生以来，单片集成电路的晶体管数目越来越多，处理器的工作主频也越来越高，随之而来的功耗问题越来越明显。传统的处理器体系结构面临瓶颈，增加晶体管数目、提升工作主频已经不能满足人们对处理器的需求。此后，出现了多线程技术与多核技术，两种技术各有优缺点，但是多核技术与多线程技术的结合却使处理器的性能获得了更高的提升。这种结构的处理器，结构简单，可塑性强，并行度高，同时利用线程切换的原理解决了微处理器核之间通信带来的延时。可以说多核技术与多线程技术的结合给处理器的发展注入了新的活力，给未来处理器的研究指引了方向。
　　时钟共享多线程处理器正是在这种背景下提出的一种多核多线程且具有特定功能的处理器，且包含多种运行模式，支持指令级并行、线程级并行和数据级并行。处理单元作为时钟共享多线程处理器的主要功能单元，需要有良好的设计来支持处理器的这些特性。本文研究并实现了时钟共享多线程处理器中的处理单元设计，主要工作包括:
　　1.分析了国内外并行处理器及并行处理技术，研究了时钟共享多线程处理器的体系结构和功能要求。
　　2.按照时钟共享多线程处理器的要求，设计实现了基于同时多线程技术，带有阻塞和非阻塞模式，能够进行线程间和核间通信的处理单元。
　　3.搭建了包含前端控制器、处理单元、线程管理器和协处理器的仿真测试平台，对处理单元进行了系统级的功能仿真与验证。
　　实验结果表明，所设计的处理单元除了能够完成时钟共享多线程处理器所要求的算术逻辑运算、特殊函数运算外，还能够进行数据的线程间通信与核间通信。同时，利用同时多线程技术提高了处理器执行资源的利用效率和吞吐量。最后，选用Xilinx公司的Virtex7 XC7V2000T型FPGA开发板对处理单元进行了验证，检查了电路工作性能，工作频率达152MHz，满足设计要求。

目录

摘要

第1章 绪论

1．1 课题的研究背景与意义

1．2 国内外研究现状

1．2．1 国外研究现状

1．2．2 国内研究现状

1．3 论文的主要工作及组织结构

1．3．1 论文主要工作

1．3．2 论文组织结构

第2章 并行处理器相关技术

2．1 计算机分类

2．2 并行处理技术

2．3 指令级并行和数据相关性

2．3．1 指令级并行(ILP)

2．3．2 指令相关性

2．4 数据级并行(DLP)

2．5 线程级并行(TLP)和同时多线程(SMT)

2．6 并行技术比较

2．7 分析和总结

第3章 时钟共享多线程处理器介绍及其处理单元的总体设计

3．1 时钟共享多线程处理器介绍

3．1．1 时钟共享多线程处理器结构

3．1．2 时钟共享多线程处理器运行模式

3．2 处理单元总体设计

3．2．1 指令集系统结构(ISA)

3．2．2 指令字编码

3．2．3 处理单元结构

3．2．4 数据通信

3．3 分析和总结

第4章 处理单元的详细设计与实现

4．1 指令预取

4．2 译码单元

4．2．1 指令乒乓

4．2．2 指令解析

4．2．3 PC控制

4．2．4 阻塞处理

4．2．5 输出控制

4．3 指令调度器

4．4 地址流水线

4．5 存储管理

4．5．1 交叉存储结构

4．5．2 指令交叉存储

4．5．3 数据交叉存储

4．6 分析和总结

第5章 功能仿真和综合

5．1 功能仿真

5．1．1 指令预取测试

5．1．2 基本指令测试

5．1．3 线程间通信

5．1．4 核间通信(近邻通信)

5．2 综合报告

5．3 分析和总结

第6章 总结和展望

6．1 总结

6．2 展望

参考文献

附录

攻读学位期间取得的研究成果

致谢

声明