一种高速宽带连续时间Delta-Sigma调制器设计

摘要

利用MATLAB SIMULINK工具设计了一款高速连续时间Delta-Sigma调制器.该调制器采用单环3阶4位量化带前馈结构,设计指标为14位精度、2MHz信号带宽.通过对积分器运放有限直流增益(DC gain)、积分器运放有限增益带宽积(GBW)、额外环路延时(ELD)等电路非理想因素进行建模,确定各非理想因素边界范围并提供电路级各模块设计指标.在UMC 180nm工艺下进行电路、版图设计及流片实现.量化器中设计采用了一款高速、高精度、低噪声、带预放大级的动态锁存比较器.调制器中采用一种低延时的动态元件匹配(DEM)结构来抑制DAC单元非线性失配对系统性能造成的影响.通过电阻RPI引入一条前馈路径来对额外环路延时(ELD)进行补偿.电路级前仿真达到13.5bit有效位数(ENOB),核心面积约0.1mm2,优值(FOM)约为220fJ.