FPGA设计中降低功率损耗方法研究

摘要

为了降低FPGA设计的功耗,扩展FPGA的应用领域,本文根据FPGA设计功率耗散的基本原理,分析了影响FPGA设计功率耗散的主要因素;通过对系统级、函数级和门级3个不同层次的FPGA设计方法对功率耗散的影响进行了分析、研究;阐明了动态功耗与设计之间的关系;提出了在设计中降低功耗的方法。通过在QuartusⅡ5.0中利用PowerPlay Early Power Estimator仿真实验,证明效果明显。