首页> 美国政府科技报告 >Illustration of Design Methods for Power Reduction in Logical Systems
【24h】

Illustration of Design Methods for Power Reduction in Logical Systems

机译:逻辑系统中功率降低设计方法的说明

获取原文

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号