首页> 中文期刊> 《数字化用户》 >FPGA设计中降低功率损耗的设计方法

FPGA设计中降低功率损耗的设计方法

AI论文写作 >>

开具论文收录证明 >>

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

FPGA设计中降低功率的损耗,能够有效降低热噪声的干扰,从而提升系统的可靠性.本文主要就FPGA的低功耗设计展开了讨论,首先分析了FPGA设计中功率耗散的原理,同时阐述了FPGA设计中降低功率损耗的方法,最后对全文进行了总结.

著录项

来源
《数字化用户》 |2017年第12期|63|共1页
作者
邹敏;
展开▼
作者单位

100176 北京航天万源科技有限公司北京;

展开▼
原文格式 PDF
正文语种 chi
中图分类
关键词
FPGA; 设计方法; 功率损耗; 研究;

相似文献

中文文献
外文文献
专利

1. FPGA设计中降低功率损耗方法研究 [J] . 何永泰 . 电子测量技术 . 2007,第5期
2. FPGA设计中功率损耗的研究 [J] . 熊磊 . 信息技术 . 2008,第010期
3. 绿色施工中降低临时供电系统功率损耗技术研究 [J] . 赵冀东 . 施工技术 . 2016,第S2期
4. 基于FPGA设计方法的研究及其在ABC95阵列机中的实践 [J] . 周勇林 ,季振洲 ,方滨兴 . 计算机工程与设计 . 2000,第002期
5. 东芝SiC MOSFET降低功率损耗,迈向碳中和 [J] . . 变频器世界 . 2021,第008期
6. CCSDS图像压缩与9/7小波变换的FPGA设计方法 [C] . 张忠伟 ,顾晓东 ,朱岩 . 中国空间科学学会空间探测专业委员会第十九次学术会议 . 2006
7. WiMAX基带处理中降低峰均比的FPGA设计与实现 [A] . 王润荣 . 2008

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号