首页> 中文期刊> 《微电子学》 >多芯片组件互连延迟的建模及其解

多芯片组件互连延迟的建模及其解

         

摘要

多芯片组件中互连线必须采用完整的RLC分布参数模型,要得到关于这样的传输线上的既准确又有效的延迟的解比以往建立在LC或RC线模型上的求解更具有综合性。分别采用三种不同的技术对多芯片组件互连延迟进行建模,并给出了相应的解。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号