首页> 中文期刊> 《半导体技术 》 >基于40nm CMOS工艺的电平转换器的设计及优化

基于40nm CMOS工艺的电平转换器的设计及优化

         

摘要

电平转换器可以作为1.1 V核心电压和3.3 V输入输出电压之间的高速接口。优化的电压上升转换器使用2.5 V厚氧化层栅零阈值电压n MOS管保护1.1 V薄氧化层栅n MOS器件,在输入电压低至0.7 V时仍可正常工作;此外,在六种不同工作情况下电路性能良好。3.3 V n MOS器件作为优化电平下降转换器的上拉和下拉器件,它们的供电电压是1.1 V,栅压范围从0 V到3.3 V。电平下降转换器没有最小核心电压限制,上升传输延时0.111 ns,下降传输延时0.121 ns。电平转换器经过结构优化后,可以成功应用到40 nm CMOS工艺的I/O库的输入输出单元中,作为低功耗、高速接口。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号