微处理器下的数字集成电路测试系统设计

摘要

设计一种基于微处理器嵌入结构的数字集成电路测试系统;该系统在保留了传统数字集成电路测试系统使用的布尔差分算法的基础上,将布尔差分算法形成的中间大数据进行模糊神经网络的进一步分析,使得布尔差分算法获得可测故障捕捉结果的同时,将不可测故障进行充分捕捉;最终设计一款提供30×30固定快插式引脚且运行在最大750 MHz频率上的数字集成电路测试系统;经过实测,发现升级后算法在测试敏感度和特异度方面均获得提升;该技术革新成果将对高复杂度硬件系统的测试工作带来显著的效率提升.