基于FPGA的FIR数字滤波器设计及实现

摘要

针对应变信号采集系统中的信号处理环节,设计并实现一种基于现场可编程门阵列(FPGA)的FIR数字滤波器.首先,基于Matlab采用克莱德曼窗函数设计一个长度为16的15阶数字滤波器,并生成高斯白噪声与频率为2 kHz、8 kHz正弦波的合成信号,然后量化12位系数,将系数文件导入QuartusⅡ13.1软件,结合FPGA内部数字滤波器IP核,采用自上而下的方式设计出FIR数字滤波器,最终在Simulink环境下对其进行仿真.实验结果表明,滤波前后合成信号的均方误差下降28.5％,提高了低频信号质量,增强了应变信号采集系统的功能性和集成度.