基于泰勒级数展开信号分辨算法的FPGA设计与实现

摘要

为了从硬件实现角度研究信号检测与分辨算法,提出了基于泰勒级数展开信号分辨算法的FPGA设计方案.在分析算法在理想脉冲情况下性能的基础上,针对扩频信号情况提出相应的改进,然后给出具体FPGA实现,结合静态时序分析进一步优化.最后通过仿真与上板实测,验证了该方案的可行性,算法最高可跑在150 MHz频率下,具有良好的速度性能.实验结果表明,该方案满足设计需求,为其他算法的硬件实现提供了参考.