基于硬件增强设计的高速ADC测试技术研究

摘要

针对高速ADC的精准评价与降低硬件测试平台对ADC的性能损伤需求,通过对高速ADC测试平台硬件损伤的定性分析,对板级阻抗、输入衰减网络、通道间隔离度及数字输出对指标影响做理论推导。根据定性分析和理论指导,对高速ADC的硬件做增强型设计。以双通道1.5 GSPS,10位ADC实施增强设计及系统级验证,测试结果表明:输入链路阻抗、衰减网络的优化可获得0.6 dB链路增益;输入链路与时钟链路间隔离度优化获得>3 dB底噪收益;链路中串接功率补偿模块可明显抑制杂散。这为高速ADC性能的可靠评估提供了有效参考。