首页> 中文期刊> 《中国集成电路》 >Cadence与IMEC完成5nm测试芯片设计定案

Cadence与IMEC完成5nm测试芯片设计定案

         

摘要

爱美科(IMEC)与Cadence日前共同宣布,采用极紫外光光刻工艺(EUV)与193浸润式(193i)光刻技术完成首款5nm测试芯片的设计定案(tapeout)。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号