首页> 中文期刊> 《航空计算技术》 >一种新型的嵌入式B时间码接口终端的设计

一种新型的嵌入式B时间码接口终端的设计

         

摘要

在分析了B码码型特点及其接口终端基本工作原理的基础上,提出了一种新型的嵌入式B时间码接口终端的设计方法.该终端是由少量外围解调电路,一片复杂可编程逻辑阵列芯片和一片C805F系列单片机芯片组成的.对设计中存在的难点,如交流码的解调,同步脉冲信号的提取等部分,提出了较为新颖的解决方案.最后介绍了设计中使用的嵌入式芯片的性能特点.与传统的方法相比,该设计方案具有体积小,成本低,工作稳定等优点,完全能够替代传统的B码机箱的功能.

著录项

  • 来源
    《航空计算技术》 |2005年第1期|89-92|共4页
  • 作者单位

    中国科学院;

    研究生院;

    北京100039;

    中国科学院;

    西安光学精密机械研究所;

    陕西;

    西安;

    710068;

    中国科学院;

    西安光学精密机械研究所;

    陕西;

    西安;

    710068;

    中国科学院;

    西安光学精密机械研究所;

    陕西;

    西安;

    710068;

    中国科学院;

    西安光学精密机械研究所;

    陕西;

    西安;

    710068;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 操作系统;
  • 关键词

    IRIG-B码; CPLD; 硬件描述语言; Verilog; VHDL;

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号