The University of Texas at San Antonio.;
机译:锁相环设计上的低功耗设计用于测试实现
机译:低纹波低功耗数字锁相环的设计与实现
机译:锁相环实现的10 Gb / s时钟和数据恢复电路的设计与表征
机译:使用注入分频器电路和生物医学应用集成系统的24 GHz频段低功率锁相环的芯片设计
机译:千兆位速率光接收器和数字锁频环的设计和实现,用于基于锁相环的应用。
机译:高速调频原子力显微镜的宽带低延迟锁相环电路设计的定量比较
机译:锁相环设计上的低功耗设计用于测试实现
机译:低功耗肖特基TTL高速数字锁相环集成电路的设计