应用于锁相环的低功耗带隙基准电路研究与设计

摘要

随着智能手机和移动通信设备的普及，无线通讯系统得到了快速地发展，更高的集成度和更低的成本及功耗成为射频芯片研究热点。锁相环作为射频芯片中的重要模块，也必须具备低时钟抖动、低相位噪声和低功耗的特点。
　　由于电源噪声对 PLL的时钟抖动和相位噪声有很大的影响，所以需要高电源电压抑制比的基准源电路，用于抑制电源噪声。
　　本文提出一种高电源电压抑制比、超低功耗、无片上电阻的带隙基准源。采用Oguey电流源结构来减小静态电流，以降低功耗；采用共源共栅电流镜以提高电源电压抑制比和电压调整率。电路基于SMIC0.18-μm CMOS工艺进行设计并流片。测试结果表明，在温度范围25℃-100℃内，温漂系数为66 ppm/℃，电源电压范围为1.8V-3.3V时，电压调整率为0.9％，在100 Hz时，电源电压抑制比为-49 dB。电路功耗仅为200 nW，芯片面积为0.01 mm2。
　　为了进一步适应锁相环低功耗、小面积的发展趋势，在上述电压基准源的基础上，提出另一种全MOSFETs的极低功耗基准电压源。电路由一个结构新颖的纳安量级的基准电流源和一个温度补偿电路构成；利用 CMOS源极耦合差分对代替了传统带隙电压源中所采用的电阻和Bipolar晶体管，不但减小了功耗和芯片面积，而且消除了MOS管体效应对电路的影响。采用SMIC0.18-μm CMOS工艺进行电路设计和仿真，结果表明，电路的温度系数为90 ppm/℃，芯片面积为0.006 mm2，功耗仅为54 nW。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

§1.1 课题研究的背景

§1.2 国内外相关研究工作与发展趋势

§1.3 课题的研究成果

§1.4 本文的研究内容及章节安排

第二章 电压基准源的基本原理

§2.1 带隙基准电压源的性能指标

§2.2 带隙基准电压源的原理

§2.3 传统CMOS带隙基准电压源

§2.4 三种常用的带隙电路结构

§2.5 本章小结

第三章 超低功耗的高电源抑制比基准电压源设计

§3.1亚阈值MOSFETs模型

§3.2 全CMOS超低功耗的高电源抑制比基准电压源

§3.3 基准源的前仿真

§3.4 版图设计

§3.5 基准源后仿真

§3.6 芯片测试

§3.7 芯片测试结果

§3.8本章小结

第四章 消除体效应的纳瓦量级全CMOS基准电压源设计

§ 4.1 无3.3-V MOS管的温度补偿电路

§ 4.2 无衬底调节效应的电流源

§ 4.3 基准电压源总体电路及低功耗设计

§ 4.4 改进型启动电路

§ 4.5 基准源的前仿真

§ 4.6 基准源的版图设计及后仿真

§ 4.7 性能比较

§ 4.8 本章小结

第五章 总结与展望

§5.1 工作总结

§5.2 展望

参考文献

致谢

作者在攻读硕士学位期间的主要研究成果