Carleton University (Canada).;
机译:数字CMOS工艺中时钟生成PLL的性能预测-基于LC振荡器的PLL的功效
机译:在 数字 CMOS 时钟发生器 的PLL 的 性能预测 流程 - LC 振荡器 锁相环 基础 的 功效
机译:使用源压控振荡器(S-VCO)的CMOS PLL时钟发生器
机译:在数字CMOS工艺中使用环形振荡器VCO和LC振荡器产生时钟的PLL性能比较
机译:亚微米CMOS组件,用于基于PLL的频率合成
机译:用于亚微米像素的45 nm堆叠式CMOS图像传感器处理技术
机译:数字CmOs工艺中使用环形振荡器VCO和LC振荡器产生时钟的pLL性能比较