首页> 外文学位 >Design methodology and compression technique for testing system on a chip using interactive built -in self-test.

【24h】

Design methodology and compression technique for testing system on a chip using interactive built -in self-test.

机译：使用交互式内置自检的芯片上系统测试的设计方法和压缩技术。

获取原文

获取原文并翻译 | 示例

页面导航

著录项
相似文献
相关主题

著录项

作者
Kay, Douglas.;
展开▼
作者单位

Santa Clara University.;

展开▼
授予单位 Santa Clara University.;
学科 Electrical engineering.
学位 Ph.D.
年度 2003
页码 63 p.
总页数 63
原文格式 PDF
正文语种 eng
中图分类
关键词

相似文献

外文文献
中文文献
专利

1. Interactive built-in self-test compression for testing a system-on-a-chip [J] . IEE proceedings. Part E, Computers and digital techniques . 2003,第4期

机译：交互式内置自测试压缩功能，用于测试片上系统
2. Developing Optimal Directed Random Testing Technique to Reduce Interactive Faults-Systematic Literature and Design Methodology [J] . K. Koteswara Rao, G. S. V. P. Raju Indian Journal of Science and Technology . 2015,第8期

机译：开发最佳定向随机测试技术以减少交互式故障-系统文献和设计方法
3. Built-in Self-Test Methodology for System-on-a-Chip Testing [J] . S Sivanantham, T Tresa Journal of Scientific & Industrial Research . 2017,第3期

机译：内置的自测方法用于片上系统测试
4. Hierarchical Built-in Self-testing and FPGA Based Healing Methodology for System-on-a-Chip [C] . Venishetti, Sandeep K., Akoglu, . 2007

机译：片上系统的分层内置自检和基于FPGA的修复方法
5. Reducing test data volume for system-on-chip integrated circuits using test data compression and built-in self-test. [D] . Li, Lei. 2004

机译：使用测试数据压缩和内置的自检功能来减少片上系统集成电路的测试数据量。
6. Co-Design Method and Wafer-Level Packaging Technique of Thin-Film Flexible Antenna and Silicon CMOS Rectifier Chips for Wireless-Powered Neural Interface Systems [O] . Kenji Okabe, Horagodage Prabhath Jeewan, Shota Yamagiwa, 2015

机译：用于无线供电的神经接口系统的薄膜柔性天线和硅CMOS整流器芯片的协同设计方法和晶圆级封装技术
7. Low cost test methodologies for system-on-chip design using test data compression and built-in self-test [O] . 史又華 2005

机译：使用测试数据压缩和内置自测试的低成本系统级芯片设计测试方法
8. Analysis Techniques for Power-Substation Grounding Systems Volume 1: Design Methodology and Tests [R] . E. B. Joy, A. P. Meliopoulos, R. P. Webb 1982

机译：变电站接地系统分析技术第1卷：设计方法和试验

Design methodology and compression technique for testing system on a chip using interactive built -in self-test.

著录项

相似文献

相关主题

期刊订阅