Stanford University.;
机译:在SiGe:C BiCMOS中具有1.2 GHz调谐范围的完全集成的低功耗低抖动时钟合成器
机译:在65纳米CMOS工艺中基于延迟锁定环路的时钟和数据恢复具有宽工作范围和低抖动
机译:基于ILO的四分之一速率转发时钟接收器,具有低抖动跟踪带宽变化,采用65 nm CMOS的相移现象
机译:65nm CMOS技术中7.5 GB / S Serdes阵列的低抖动时钟策略
机译:CMOS中高性能MMWAVE电路和低功耗低抖动高速接口电路
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:用于时钟乘法的低抖动,低功耗CMOS PLL