机译:基于ILO的四分之一速率转发时钟接收器,具有低抖动跟踪带宽变化,采用65 nm CMOS的相移现象
Department of Electrical Engineering and Computer Science, Korea Advanced Institute of Science and Technology (KAIST), Daejeon, Korea;
Clocks; Frequency control; Generators; Jitter; Phase locked loops; Receivers; Voltage-controlled oscillators; Duty-cycle adjuster; forwarded clock receiver; injection-locked oscillator; quarter-rate clocking;
机译:10 Gb / s 0.71 pJ / bit转发时钟接收器,可承受65 nm CMOS中的高频抖动
机译:65 nm CMOS的9.6 Gb / s 1.22 mW / Gb / s数据抖动混合转发时钟接收器
机译:具有恒定和大范围抖动跟踪带宽的转发时钟接收机
机译:一个基于ILO的12Gb / s 0.92mW / Gb / s转发时钟接收器,具有使用65nm CMOS的占空比调节器的60MHz抖动跟踪带宽变化
机译:采用65nm CMOS技术的基于时间的低功耗,低失调5位1 Gs / S闪存ADC设计
机译:一个带有65nm CMOS的,具有相位插值器和均衡电流采样器的9.8Gbps,6.5mW正向时钟接收器