基于∑-△调制器的小数频率合成器的研究与实现

摘要

现代通信技术的发展，使得对锁相环频率合成器的分辨率要求越来越高，在整数型频率合成器中分辨率和环路带宽互相约束，以至于锁相环频率合成器难以满足要求。而小数频率合成器，能够同时满足高频率分辨率和比较大的环路带宽，因此得到了广泛的应用。
　　 本文目标为设计一个输入为20M，输出范围为170-230M，频率分辨率为5kHz，可以应用于DVB-T系统的小数频率合成器。本文设计的小数频率合成器是采用基于∑-△调制的结构，因此主要针对基于∑-△调制的小数频率合成器进行了研究，从小数频率合成器的基本原理出发，对小数分频的三种技术优缺点做了分析和比较，然后讨论了小数频率合成器的性能指标，接下来对其中的各个模块进行了具体的分析，尤其是对应用于其中的∑-△调制器进行了详细的研究，具体分析了两种典型结构（MASH和单级三阶）的各自优缺点，阐述了∑-△调制理论，分析其数学模型，噪声整形特性，并给出了仿真结果进行比较。最后给出了整体电路设计和仿真结果，达到了设计指标。
　　 本设计采用自上而下的流程设计方法，首先进行系统级仿真然后是行为级仿真最后给出晶体管级的仿真结果，给出了小数频率合成器中各个模块的具体电路设计，在设计中充分考虑各种非理想因数对各个模块的影响。另外本文给出了一般的小数型频率合成器频域相位噪声分析的模型并总结出了分析方法。
　　 本文的研究成果对基于∑-△调制的小数型频率合成器的系统和设计，电路设计，∑-△调制器的分析和仿真尤其是相位噪声的分析和仿真有着很好的参考价值。

目录

文摘

英文文摘

第1章 绪论

1.1 频率合成器的发展及应用

1.1.1 直接模拟频率合成

1.1.2 直接数字频率合成

1.1.3 锁相环频率合成

1.2 国内外研究现状及挑战

1.3 本文主要研究内容

1.4 本文结构

第2章 小数分频合成器的基本理论及参数

2.1 小数分频的原理

2.2 小数分频技术的发展

2.2.1 传统方法

2.2.2 DAC补偿方法

2.2.3 ∑-△调制方法

2.3 小数频率合成器的性能指标

2.3.1 频谱纯净度

2.3.2 动态响应

2.4 小结

第3章 ∑-△小数分频合成器的基本结构和组成模块

3.1 小数分频合成器的基本组成

3.1.1 鉴频鉴相器

3.1.2 电荷泵

3.1.3 环路滤波器

3.1.4 压控振荡器

3.1.5 分频器和∑-△调制器

3.2 小数分频合成器的线性模型

3.3 小结

第4章 ∑-△调制器的基本原理和电路实现

4.1 ∑-△调制器的基本理论

4.1.1 一阶∑-△调制器

4.1.2 多阶∑-△调制器

4.1.3 ∑-△调制器的系统仿真

4.2 ∑-△调制器的电路实现

4.3 小结

第5章 ∑-△调制小数分频合成器的电路设计及仿真

5.1 鉴频鉴相器的设计

5.2 电荷泵的设计

5.3 环路滤波器的设计

5.4 压控振荡器的电路设计

5.5 分频器的设计

5.6 ∑-△调制器的电路设计

5.7 整体性能

5.8 小结

第6章 ∑-△调制小数分频合成器的版图设计

6.1 版图设计基础

6.2 ∑-△调制小数分频合成器的版图设计

6.3 版图的物理验证

6.4 小结

结 论

参考文献

攻读硕士学位期间所发表的学术论文

致 谢