声明
摘要
第1章绪论
1．1本论文研究的目的和意义
1．2本文主要工作
1．3论文的结构安排
1．4本章小结
第2章RISCV SoC设计概述
2．1RISCV架构指令集介绍
2．2处理器内核设计
2．3SoC设计
2．4本章小结
第3章版图设计技术基础
3．1．1指定库文件
3．1．2定义综合环境
3．1．3设置设计约束
3．1．4设计约束优化
3．2可测试性设计
3．2．1可测试性设计的必要性
3．2．3可测试性分析
3．3低功耗设计
3．3．1CMOS电路的功耗
3．3．2低功耗设计策略
3．4版图设计
3．4．2时钟树综合
3．4．3布线
3．5本章小结
第4章RISCV SoC可测试性逻辑综合
4．1．1DC Topography技术
4．1．2多模式多端角
4．1．3OFT设计
4．2低功耗设计实现
4．2．1门控时钟技术
4．2．2多阈值优化技术
4．2．3存储器分块访问
4．3本章小结
第5章RISCV SOC芯片的版图设计
5．1数据准备
5．2芯片的布局规划
5．2．1芯片面积设计
5．2．2宏单元布局
5．2．3电源规划
5．3标准单元布局
5．4时钟树综合
5．5布线
5．5．1布线设置
5．5．2布线拥塞
5．6静态时序分析
5．7可制造性设计
5．8本章小结
第6章结论与展望
6．2展望
6．3本章小结
参考文献
致谢
山东大学;
