64位MIPS微处理器的模块设计和FPGA验证

摘要

作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。　　与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索，已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史，并向设计出更高性能处理器的目标迈进。　　艾科创新微电子公司的VEGA处理器，是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架，采用五级流水线的设计，并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法，根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块，使得我们在设计中能够按照其功能和时序要求进行。　　本文的首先介绍了MIPS微处理器的特点，通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器，文章的主要部分介绍了VEGA的虚拟内存管理技术，将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后，并不能代表设计的正确性，它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容，介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元，FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统，我们利用在线调试软件XilinxChipscope对其进行了在线调试，修正其错误。　　经过模块设计到最后的FPGA验证，VEGA完成了其逻辑设计，经过综合和布局布线等后端流程，VEGA采用0.18工艺流片后达到120MHz的工作频率，可在其平台上运行Windows-CE和Linux嵌入式操作系统，达到了预计的设计要求。

目录

文摘

英文文摘

论文说明：答辩委员会、插图清单、表格清单

独创性声明和学位论文版权使用授权书

致谢

第1章绪论

1.1微处理器概述

1.2我国微处理器发展现状

1.3论文主要章节及内容

第2章MIPS概述

2.1精简指令集计算机

2.2 MIPS微处理器

2.3 MIPS指令集

2.3.1 MIPS指令类型

2.3.2 MIPS指令分类

2.3.3 MIPS指令寻址方式

2.3.4 VEGA指令及译码

2.4微处理器的设计

2.4.1微处理器的设计过程

2.4.2微处理器的设计目标

第3章VEGA总体设计

3.1 VEGA的系统框图及主要性能指标

3.2 VEGA CPU指令流水线结构

3.2.1流水线操作

3.2.2流水线冒险(Pipeline Hazard)

3.2.3异常和互锁(Exception and Interlock)

3.3 VEGA CPU主要模块介绍

3.3.1 VEGA寄存器

3.3.2系统控制协处理器(CPO)

3.3.3取指单元

3.3.4指令译码单元

3.3.5算术逻辑运算单元

3.3.6 Cache控制单元

3.3.7 Write Buffer

3.3.8流水线控制单元

3.3.9总线接口单元(BIU)

第4章VEGA内存管理单元的设计

4.1

4.1.1 VEGA内存管理概述

4.1.2 VEGA虚拟存储空间

4.1.3翻译后援缓冲(TLB)

4.1.4 TLB操作相关的CPO寄存器和TLB指令

4.2 VEGA内存管理模块结构和操作

4.2.1 VEGA MMU的硬件结构

4.2.2 MMU在流水线上对虚拟地址的翻译的时序要求

4.3 VEGA JTLB逻辑设计

4.3.1 JTLB的组成框图及外部信号

4.3.2 JCAM的设计及主要信号产生

4.3.3JTLB的指令操作路径和时序

4.4 ITLB的逻辑设计

4.4.1 ITLB的结构框图

4.4.2 ICAM的设计及主要信号产生

4.4.3 ITLB内容的更新操作

4.5 TLB相关异常的产生

4.5.1 TLB异常信号的种类

4.5.2 TLB异常信号的产生和相应的硬件处理

第5章FPGA平台验证

5.1 FPGA结构简介

5.1.1可配置单元

5.1.2 FPGA的全局时钟

5.1.3片内BLOCK RAM

5.2 FPGA设计方法及流程

5.2.1设计综合：

5.2.2 Implement(实现)

5.3 FPGA中的约束(Constrains)

5.3.1综合约束

5.3.2 Xilinx用户约束

5.4 VEGA FPGA硬件验证平台

5.4.1 VEGA FPGA系统的构成及原理

5.4.2 FPGA在线查错和调试

结论

参考文献