首页> 外国专利> Verification module apparatus for debugging software and timing of an embedded processor design that exceeds the capacity of a single FPGA

Verification module apparatus for debugging software and timing of an embedded processor design that exceeds the capacity of a single FPGA

机译:验证模块设备的调试软件和嵌入式处理器设计的时序超过单个FPGA的容量

摘要

A plurality of Field Programmable Gate Arrays (FPGA), high performance transceivers, and memory devices provide a verification module for timing and state debugging of electronic circuit designs. Signal value compression circuits and gigabit transceivers embedded in each FPGA increase the fanout of each FPGA. Ethernet communication ports enable remote software debugging of processor instructions.
机译:多个现场可编程门阵列(FPGA),高性能收发器和存储设备提供了用于电子电路设计的时序和状态调试的验证模块。嵌入在每个FPGA中的信号值压缩电路和千兆位收发器增加了每个FPGA的扇出。以太网通信端口可对处理器指令进行远程软件调试。

著录项

  • 公开/公告号EP2743848A1

    专利类型

  • 公开/公告日2014-06-18

    原文格式PDF

  • 申请/专利权人 S2C INC.;

    申请/专利号EP20130194972

  • 发明设计人 CHENE MON-REN;

    申请日2013-11-28

  • 分类号G06F17/50;

  • 国家 EP

  • 入库时间 2022-08-21 15:45:35

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号