机译:MIPS计划64位多线程内核
机译:64位MIPS处理器和内核
机译:多线程设计解决了SoC性能瓶颈:MIPS Technologies内核已用于新型驾驶员辅助系统的设计中
机译:设计64位,100个MIPS微处理器核心IC,用于混合CMOS - 种子技术
机译:CMOS缩放对单核应用中的硬故障容限和面向吞吐量的芯片多处理器中优化的吞吐量的微处理器内核设计的技术影响。
机译:用于汽车压力和温度复合传感器的信号调理IC中采用180 Nm CMOS技术的低功耗小面积符合AEC-Q100标准的SENT发送器的设计
机译:容错计算系统的可行性分析和设计:64位COTS微处理器的TMR微处理器系统设计