图象处理系统中去噪模块的设计及基于SystemVerilog的系统级验证

摘要

TD-SCDMA 第三代移动通信标准是近百年来我国通信史上第一个具有完全自主知识产权的国际通信标准，它的出现在我国通信发展史上具有里程碑的意义，并将产生深远影响，是整个中国通信业的重大突破。图象处理系统是当今手机基带芯片中DMA的重要组成部分，主要将从摄象头传入的数据通过各种算法来实现图象处理功能，从而提高图象的质量，是保证手机多媒体高性能的关键。该系统是展讯通信公司所开发的第二代TD-SCDMA/GSM双模手机基带芯片SC6800E中新改善的硬件加速器模块，通过标准的AMBA总线与ARM核相连。对模块的充分验证有助于及早地发现并改正芯片设计中可能存在的问题，降低芯片投片风险，也为后期的芯片测试工作打好基础。 芯片复杂度的快速增长以及工艺和市场方面的挑战，给系统芯片的验证带来了很大的影响。特别是对于手机基带芯片这种千万门级的系统芯片，充分、全面的验证尤为复杂，需要耗费大量的人力物力和时间。而且与编写可综合的代码不同，验证可以使用各种语言的各种功能，这就产生了大量的仿真技术与方法。为了在缩短项目开发时间和减少开发成本的同时，加快产品面市步伐，光是提高芯片设计能力是不够的，选用什么样的验证策略和技术，如何规划验证时间，采用何种验证语言及支持它的EDA工具，对芯片设计公司而言成为了更关键的问题。 本文对NSR模块的功能实现算法进行了一定程度的分析与研究，并通过分析当今业界主要应用的验证技术，结合公司的实际情况选用了先进的验证方法，在EDA工具的支持下对图象去噪模块进行了全面的功能性验证。文中还详细剖析了芯片验证环境，这是一个运用Verilog、Systemverilog等语言的混合仿真环境，利用总线功能模型(BFM)实现总线操作，使得验证在事务级(transaction level)进行，大大提高了验证的效率及可复用性。 本文针对去噪模块设计了足够的验证case，覆盖了模块的各项功能，并运用Systemverilog搭建了高效的验证平台，通过perl脚本对整个验证架构中进行仿真管理与控制，实现了对c_model参考模型的实时调用、输入参数的随机生成以及输出数据的实时比对等自动化功能。作者还运用Systemverilog描述了ARM侧模块进行中断处理的程序，可供芯片中包括去噪模块在内的整个ISP系统使用，将模块验证平台中对中断信号的监测从模块级提高到了系统级，即监测经过ARM中断处理单元处理过的中断信号。此外还与其他验证工程师合作搭建了图象处理系统的联合仿真平台，该平台实现了图象处理中所有模块的系统级验证。此外，对图象处理系统还进行了FPGA验证，作为对基于仿真的验证的有效补充。网表(netlist)设计完成以后还进行了post-layout simulation(后仿真)，对芯片设计部门而言是流片前签发的最后一个环节。本文还通过先进的EDA工具及芯片仿真环境的支持，对去噪模块代码覆盖率进行了统计分析。对去噪模块的验证通过了展讯公司模块验证的评审流程，被认为是充分的。实践表明，本文所采用的验证方法和结构是适合SC6800E芯片项目开发的，具有灵活性好、效率高、可复用性强等优点。

目录

文摘

英文文摘

论文说明：图表目录

声明

致谢

第一章绪论

1.1课题背景

1.2本文的主要工作及贡献

1.3章节安排

第二章图象处理系统概述

2.1图象处理系统的架构

2.2图象处理方法

2.2.1图象的生成

2.2.2对光进行预处理

2.2.3色彩滤波器正列——Bayer滤波器

2.2.4黑色校正及白平衡处理

2.2.5图象复原：去除有害的干扰

2.2.6镜头校验与Gamma校正

2.2.7去马赛克效应和图象锐化

2.2.8色彩转换及图象压缩

第三章基于中心加权算法的NSR模块的架构和实现

3.1 NSR去噪点模块的架构

3.2中心加权及相应去噪算法

3.3 ISP系统及NSR模块的硬件实现

3.3.1顶层设计

3.3.2模块接口

3.4本章小结

第四章SoC验证方法学

4.1什么是验证

4.1.1形式验证

4.1.2功能验证

4.1.3测试与验证的比较

4.2可供选用的验证技术

4.2.1仿真技术

4.2.2静态技术

4.2.3形式技术

4.2.4物理验证与分析

4.2.5各种验证做法的比较

4.3验证计划

4.4验证途径

4.5层次化验证模型

4.6验证工具

4.7本章小结

第五章SystemVerilog语言简介

5.1 SystemVerilog的特征

5.2 Systemverilog验证方法学介绍

5.2.1验证面临挑战

5.2.2 System Verilog验证技术

5.2.3产生带约束随机仿真

5.2.4覆盖率驱动验证

5.2.5断言

5.3基于Systemverilog的测试平台架构

5.3.1分层测试平台结构

5.3.2自顶向下和自底向上

5.3.3结果检查

5.3.4覆盖率驱动验证执行

5.3.5使用形式分析

5.3.6产生可重用验证IP

5.4本章小结

第六章基于顶层环境的NSR验证平台

6.1验证环境介绍

6.1.1 SC6800E芯片验证环境

6.1.2模块验证平台的顶层结构

6.2 NSR模块验证平台的结构规划

6.2.1验证方法与总体结构

6.2.2仿真架构的设计

6.3 NSR模块验证平台的设计实现

6.3.1待测功能列表

6.3.2配置文件

6.3.3数据文件

6.3.4文件列表

6.3.5编程指南

6.3.6回归分析

6.4基于Systemverilog的总线功能模型

6.5与模块相关的顶层验证

6.5.1 Systemverilog描述的中断处理程序

6.5.2模块间联合仿真

6.6 FPGA验证

6.7后仿真

6.8覆盖率分析

6.8.1 VCS工具Coverage Metrics简介

6.8.2仿真脚本

6.8.3覆盖率统计报告

6.9本章小结

第七章结论

参考文献

攻读硕士学位期间发表的论文