用于TIADC的一种后台校准算法的研究和实现

摘要

如今，数字信号处理技术已然成为了信号处理中最为重要的一项技术，并在通信，雷达，医疗仪器，语音识别等重要领域被广泛应用。模数转换器（ADC）作为用来将模拟信号转换为数字信号的电子元件，在这个数字化技术急速发展的时代中的重要地位日趋明显。但速度与精度之间的矛盾关系严重制约了ADC性能的提高。
　　时间交织模数转换器(TIADC)结构成为了突破瓶颈的重要选择。它采用多个通道并行交替采样的结构，在维持子通道ADC的转换精度不变的情况下，成倍提高了ADC的整体采样率。但是工艺误差会导致TIADC各个通道之间存在失调失配、增益失配和时钟失配，这些失配误差将严重制约交织后整体系统的动态性能。数字校准技术就成为了提升TIADC性能的关键技术。
　　本文首先在TIADC工作原理的基础上针对三种失配建立了系统等效误差模型，在理论层面分析了它们给系统性能造成的影响，并以此为基础对现已有校准算法的适用范围进行了分析。
　　接下来，针对三种失配误差设计了一种基于LMS自适应滤波的全数字后台校准算法。该算法通过改进的变步长LMS自适应滤波器对增益失配和时钟失配误差进行校准，提高了自适应过程的收敛速度，而失调失配则通过指数平均器累加消除。
　　为了验证算法的有效性，本文首先在Matlab/Simulink中以精度10bits，采样率200MHz的Pipeline ADC为子通道建立了5通道TIADC模型，完成了算法的功能设计与验证。并在此基础上用Modelsim对算法的Verilog HDL编码进行了仿真验证。最后，FPGA验证结果表明，当输入频率为29.8MHz，采样频率为1GHz时，该算法能够将含有失配的TIADC系统有效位数从3.31562bits提升到9.33113bits，将SNR从21.72dB提高到了57.95dB。

目录

声明

致谢

摘要

插图清单

表格清单

第一章 绪论

1．1 研究背景与意义

1．2 时间交织ADC国内外研究现状

1．3 本文的研究内容及主要结构

第二章 TIADC工作原理及通道问失配的研究

2．1 时间交织ADC工作原理

2．2．1 单通道ADC采样原理

2．2．2 时间交织ADC工作原理

2．3 TIADC通道间失配的分析

2．3．1 通道问增益失配理论分析

2．3．2 通道间失调失配理论分析

2．3．3 通道间时钟失配理论分析

2．3．4 通道间三种失配误差仿真分析

2．4 本章小结

第三章 TIADC失配已有校准算法介绍与分析

3．1 模拟域校准技术．单一前置SHA结构

3．2 数模混合域校准技术

3．2．1 基于参考通道的校准技术

3．2．2 通道随机化校正技术

3．3 数字域校准技术

3．3．1 数字前台校准技术

3．3．2 数字后台校准技术

3．4 本章小结

第四章 基于LMS自适应滤波的后台校准算法

4．1 现有校准方法的适用性分析

4．2 TIADC基于LMS自适应滤波的后台校准算法

4．3 LMS自适应滤波器

4．3．1 LMS算法

4．3．2 改进-变步长LMS算法

4．4 插值滤波器

4．4．1 零值内插

4．4．2 低通滤波

4．4．3 窗函数法设计FIR低通滤波器

4．5 失调失配的校准算法

4．6 本章小结

第五章 算法的实现与验证

5．1 Matlab／Simulink建模仿真

5．1．1 五通道TIADC及算法模型

5．1．2 算法校准效果验证

5．1．3 算法的改进

5．2 RTL级代码验证

5．2．1 算法Modelsim仿真分析

5．2．2 算法仿真过程中遇到的问题以及解决办法

5．3 算法性能总结

第六章 算法的FPGA验证

6．1 FPGA开发工具介绍

6．2 FPGA验证过程及结果分析

6．2．1 FPGA验证流程

6．2．2 FPGA验证结果分析

6．3 本章小结

第七章 总结与展望

7．1 总结

7．2 展望

参考文献

攻读硕士学位期间的学术活动及成果情况